![]()
제어장치- 기억장치에 저장된 명령어를 순차적으로 하나씩 읽어 와서 연산코드부분을 해독하고, 그 결과에 따라 컴퓨터 시스템 내의 각 요소에 제어신호를 발생시켜 명령을 수행한다.- 특정한 데이터 연산을 실행할 수 있도록 처리장치에 마이크로 연산을 구동시키는 여러가지 제어신호를 제공한다. 제어장치 구성1. 제어장치와 처리장치의 관계 - 제어장치는 외부 입력신호인 컴퓨터 명령어를 받아들여 이 신호에 해당하는 마이크로연산을 처리장치로 내보낸다. - 처리장치에서는 마이크로연산에 의해 입력 데이터를 받아들여 데이터를 처리한 후, 그 결과를 출력으로 내보낸다. - 처리장치에서 제어장치로 보내지는 상태신호는 처리장치에서의 연산결과로 나타낸 상태인데, 분기나 조건판단 등을 위한 판단기준을 제공해 주는 신호이다. ..
![]()
처리장치 처리장치는 산술/논리연산장치(ALU)와 레지스터, 내부버스로 구성되어있다. 산술/논리연산장치산술연산, 논리연산, 비트 연산등의 연산을 수행하는 기능을 갖고 있다. 레지스터연산에 사용되는 데이터를 저장하거나 연산의 결과를 저장하는 데 사용된다. 레지스터에 저장되어 있는 데이터에 대해서 실행하는 기본적인 연산을 마이크로 연산이라고 한다. 마이크로 연산 레지스터나 기억장치에 저장되어 있는 데이터에 대해 이루어지는 연산이다. 마이크로 연산은 전송, 산술, 논리, 시프트 이렇게 4가지 형태로 나누어진다. 1. 전송 마이크로 연산 한 레지스터에서 다른 레지스터로 2진 데이터를 전송하는 연산 레지스터를 많이 가지고 있으면 프로그램의 수행에 필요한 데이터를 레지스터에 많이 저장할 수 있으므로 주기억장치의..
![]()
병렬처리 병렬처리는 컴퓨터 시스템의 계산속도 향상을 목적으로 동시 데이터 처리기능을 제공하는 광법위한 개념의 기술을 의미한다. 파이프라인- 병렬처리 방법에는 여러가지가 있는데 그 중 파이프 라인 처리는 하나의 프로세스를 서로 다른 기능을 가진 여러 개의 서브프로세스로 나누어 각 서브 프로세스가 동시에 서로 다른 데이터를 취급하도록 하는 기법이다.- 이는 명령어 사이클에서 적용되는데, 여러개의 명령어가 중첩되어 실행되도록 구현할 수 있으며, 수행 단계별로 2단계, 4단계, 6단계 명령어 파이프라인이 있다. - 이론적으로는 파이프 라인에서 명령어 사이클을 여러단계로 나눌수록 동시에 많은 명령어가 처리되지만, 적어도 파이프라인을 설계할 시 명령어 사이클이 순차적으로 실행되는 것을 고려해서 설계해야 한다. 명령..
![]()
중앙처리장치(CPU) 1. 주기억장치에서 프로그램 명령어와 데이터를 읽어와서 처리하고, 명령어의 수행순서를 제어한다. 2. 크게 연산(처리)장치, 제어장치, 레지스터로 구성되어있다. 3. 기억장치로부터 명령어를 인출하고, 인출된 명령어를 해독하여 필요한 연산을 수행하면서 기억장치를 통해 데이터에 접근하는데 필요한 기억장치 주소와 제어신호를 제공한다. 연산(처리)장치 1. 산술연산과 논리연산을 수행하는 장치이다. 2. 연산에 필요한 데이터를 레지스터에서 가져오고, 연산결과를 다시 레지스터로 보내는 역할을 수행한다. 3. 산술/논리 연산장치, 레지스터 세트(범용 레지스터, 특수 레지스터), 내부버스로 구성되어 있다.제어장치 1. 명령어를 순서대로 실행할 수 있도록 제어하는 장치이다. 2. 주기억..
